第17篇：硅光、III-V 族半导体与异质集成——光子集成电路的材料之争
本文是「光通信模组设计」系列第17篇，聚焦光子集成电路（PIC）的核心材料平台：硅光（Silicon Photonics，SiPh）、III-V 族化合物半导体（以 InP 为代表）以及异质集成路线的技术特征、工程权衡与产业应用现状。文中技术判断以 OIF、IEEE 802.3、ITU-T G.694/G.709 等公开标准及会议文献为依据。
一、为什么材料选择如此关键
光通信链路中的每一个关键功能——光的产生、调制、路由、放大、探测——都受制于底层材料的物理属性。没有任何一种材料能在所有维度同时最优：带隙、折射率、载流子迁移率、热导率、晶格常数、与 CMOS 工艺的兼容性……这些参数之间充满张力。
理解材料选择，就是理解为什么现代高速光模块不是”一个芯片搞定一切”，而是多种材料、多种工艺在同一封装内协作的结果。
二、硅光（Silicon Photonics）平台
2.1 CMOS 兼容性：规模化的核心优势
硅的折射率约 3.48（1310/1550 nm 波段），与二氧化硅包层（n ≈ 1.45）形成高折射率差，可将光场约束在亚微米级波导中。这带来两个直接好处：
极高的集成密度：弯曲半径可低至几微米量级，复杂的马赫-曾德尔干涉仪（MZI）、波导阵列光栅（AWG）、环形谐振器等结构可集成在毫米量级芯片上。
与 CMOS 晶圆厂兼容：可在 200 mm / 300 mm 硅晶圆上加工，工艺成熟，良率和成本控制具备规模优势。台积电、GlobalFoundries 等代工厂均提供商业化硅光工艺节点。
2.2 调制机制：等离子色散效应
硅是间接带隙半导体，无法直接电注入产生激光。在调制方面，硅利用等离子色散效应（Plasma Dispersion Effect）：自由载流子浓度变化改变折射率和吸收系数，实现对光相位或强度的调制。
常见调制器结构：
- PN 结反向偏置（载流子耗尽型）：速度快（>50 GHz），驱动电压适中，是当前 400G/800G PAM4 调制的主流方案；
- PIN 结正向偏置（载流子注入型）：相位效率高但带宽受限（通常 <1 GHz），不适合高速数据链路；
- MOSCAP/电容耦合调制器：在特定设计下可提升效率。
OIF 的 400ZR 和 800ZR 实施协议对 DP-16QAM/DP-QPSK 调制器的带宽、插入损耗等有明确边界要求，硅光 IQ 调制器是满足这些要求的主流路线之一。
2.3 探测器：Ge-on-Si
硅在 1300–1600 nm 窗口透明，无法直接吸收这些波长光子。解决方案是在硅衬底上外延生长锗（Ge）——Ge 带隙约 0.67 eV，对 1550 nm 有良好响应。
Ge-on-Si PD 技术已成熟，可在标准硅光平台内实现，带宽可达 50–70 GHz，满足 100 Gbaud 信号探测需求。
2.4 硅光的硬伤：无片上激光
这是工程师绕不开的问题。硅基 PIC 通常需要：
- 外接激光源：通过光纤或端面耦合，精度要求高；
- 异质集成 III-V 激光器：键合或转移集成（详见后文）。
无片上激光这一限制，是推动异质集成技术发展的最根本动力。
三、III-V 族半导体平台（InP 为代表）
3.1 直接带隙：天然光源与放大器材料
III-V 族化合物（InP、GaAs、GaN 等）的核心优势在于直接带隙：电子-空穴复合可高效以辐射形式释放，天然适合作为光源和放大器材料。
在光通信领域最重要的 InP 体系：
| 材料体系 | 主要应用 | 典型波长范围 |
|---|---|---|
| InP / InGaAsP / InGaAlAs | 激光器、SOA、EAM、PD | 1260–1625 nm |
| GaAs / AlGaAs | 短波 VCSEL、泵浦激光器 | 850 nm、980 nm |
| InP 基 VCSEL | 数据中心短距 | 1300 nm |
InP 平台可以在同一衬底上单片集成激光器、电吸收调制器（EAM）、波导、光放大器（SOA）和探测器，形成完整的收发一体 PIC。这是 InP 在 100G 相干模块中长期主导的根本原因。
3.2 EML：InP 平台最典型的产品
**EML（Electro-absorption Modulated Laser）**将 DFB 激光器与电吸收调制器单片集成，通过量子束缚斯塔克效应（QCSE）实现高速调制。EML 在 100G QSFP28（4×25G）和 400G FR4（4×100G PAM4）中均有广泛应用。
3.3 InP 的先天局限
- 晶圆尺寸小：商业 InP 晶圆通常为 75–100 mm，远落后于硅光的 300 mm，成本结构劣势明显；
- 工艺成熟度：线宽控制和良率与主流 CMOS 代工工艺仍有差距；
- 热导率较低：高功率密度下散热是工程挑战；
- 机械脆性：加工、划片时碎裂风险较硅高。
四、异质集成（Heterogeneous Integration）：架桥之路
4.1 核心思路
异质集成是指将不同材料体系的芯片或外延层组合在同一平台上，让各材料只承担其最擅长的功能：
- Si 平台负责调制、路由、探测（及规模化制造）；
- III-V 材料负责光的产生和放大；
- DSP ASIC负责信号处理。
4.2 四条技术路线
① 晶圆/芯片键合（Wafer/Die Bonding）
将 III-V 外延层通过直接晶圆键合或贴片键合到硅光晶圆，再加工激光器结构。光通过倒锥形波导（Inverse Taper）耦合进入硅波导。代表性学术成果是 UCSB 与 Intel 合作的”混合硅激光器”。
核心挑战：键合界面光学损耗控制；CTE 失配引起的应力管理；III-V 有源区与 Si 波导的模场匹配。
② 外延直接生长（Epitaxial Growth on Si）
在硅衬底上直接外延 III-V 材料。InP/GaAs 与 Si 晶格常数不匹配约 8%，导致高密度位错，大幅降低激光器寿命。
研究方向包括缓冲层工程和选择性区域外延（SAG，利用 V 形槽的纳米几何约束抑制位错传播）。目前已有 InAs 量子点激光器在 Si 衬底上实现连续波操作的报道，但距产品化仍有工程距离。
③ Die-to-Wafer（D2W）微转移打印
使用弹性印章将微米级 III-V 器件芯片拾取并转移到目标晶圆，适合在 300 mm Si 晶圆上集成少量关键有源器件（如激光器芯片）。相比大面积晶圆键合，可减少 III-V 材料用量，降低成本。
④ 封装级集成（CPO 路线）
在封装层面将硅光 PIC 与 III-V 激光器芯片、DSP ASIC 近距离集成（共封装光学，详见第18篇），通过高精度对准实现低损耗光耦合，回避晶圆级键合的工艺复杂性。这是目前最接近产品化的路线。
五、三种平台的工程对比
| 维度 | 硅光（SiPh） | InP 单片集成 | 异质集成 |
|---|---|---|---|
| 片上激光 | ❌ 无（需外部/键合） | ✅ 有 | ✅ 有（键合/转移） |
| 调制效率 | 中（等离子色散） | 高（QCSE/直接调制） | 取决于调制器材料 |
| 光探测 | Ge-on-Si，成熟 | InGaAs，高灵敏 | 可选 |
| 晶圆尺寸 | 300 mm（最大） | 75–100 mm | 依托 Si 300 mm |
| 工艺成熟度 | 高（CMOS 兼容） | 中 | 较复杂，流程长 |
| 成本潜力 | 长期最低 | 中高 | 中（依赖键合良率） |
| 典型应用 | 400G DR4/FR4、相干 IQ 调制 | 100G/400G 相干、EML | 高速相干收发器、CPO |
六、标准与接口规范的边界作用
OIF 的 CEI（Common Electrical Interface）系列规范（如 CEI-112G-XSR、CEI-56G-PAM4）定义了芯片间电气接口性能边界，为异质集成系统的电-光接口设计提供约束框架。
IEEE 802.3 各代以太网光接口标准（400G/800G/1.6T）在 PMD 子层中隐含了对 PIC 平台性能的要求——调制带宽、消光比、色散容限等——这些要求最终反映为对材料平台选择的约束。
理解标准的参数边界，才能从工程角度判断哪条材料路线在特定速率和封装形态下更具优势。
七、工程视角总结
材料平台的选择从来不是纯技术问题，更是成本结构、供应链生态、工艺可及性的综合博弈：
- 硅光提供了与 CMOS 生态对接的规模化路径，是长期成本最优的选择，但无法独立产生激光；
- InP 保持着有源集成的物理优势，在高端相干收发领域仍有重要地位，但规模成本受晶圆尺寸制约；
- 异质集成试图在两者之间架桥，四条技术路线各有工程权衡，封装级集成（CPO）是目前最接近产品化的方向。
读懂这三条路线的权衡，是理解未来光模块技术路线图的基础。
下一篇（第18篇）将深入讨论 CPO、LPO 和 NPO——这些封装范式直接决定了 PIC 材料选择的边界条件。
参考规范：OIF-400ZR-01.0、OIF CEI-112G-XSR、CEI-56G-PAM4、IEEE 802.3bs/ck/df、ITU-T G.694.1、G.709、IEEE Journal of Lightwave Technology（异质集成综述）