MicroLED 光互联：数据中心的下一场带宽革命
为什么数据中心的铜线正在失效
AI 大模型训练用的 GPU 集群，每张 H100 卡的双向互联带宽是 900 GB/s（NVLink 4.0）。把 8 张卡塞进一台服务器，节点间互联的铜线长度往往超过 1 米。
问题来了：铜线在超过 1 米、传输速率超过 112 Gbps/lane 时，信号衰减和功耗会迅速恶化。
根据 IEEE 802.3bs 400GbE 标准的功耗分析，铜线串行链路（SerDes）在 1 米以上的传输距离时，能耗约为 5 pJ/bit。对比光互联的理论目标值 0.5 pJ/bit，差距整整一个数量级。
这不是工程优化能解决的问题，而是铜线的物理极限：趋肤效应和介质损耗会随频率平方根增加，无论设计怎么精妙，都逃不过材料本身的限制。
光互联是唯一出路，但现有方案（VCSEL + 多模光纤）并不完美。MicroLED 提供了一条新路径。
这张解释图不替代后面的 SVG 架构图，它负责先建立物理直觉：铜线瓶颈不是抽象的“带宽不够”，而是芯片边缘、封装、电走线、光源和光纤之间的距离与密度问题。
数据中心带宽需求的增速到底有多快？
用数字来感受规模：
| 年份 | 典型 AI 训练集群规模 | 节点间互联带宽要求 | 代表系统 |
|---|---|---|---|
| 2020 | 1,000 GPU | ~100 Gbps/节点 | NVIDIA A100 DGX |
| 2022 | 4,000 GPU | ~400 Gbps/节点 | NVIDIA H100 NVLink 4.0 |
| 2024 | 100,000 GPU | ~900 Gbps/节点 | NVIDIA H100 NVL72 机架 |
| 2026E | 1,000,000 GPU | ~3.6 Tbps/节点 | NVIDIA GB200 NVL576 |
| 2028E | 10,000,000 GPU | ~10+ Tbps/节点 | 下一代超算架构（估计） |
注意到什么了吗？节点数量翻 10 倍，单节点带宽也在翻倍——总带宽在 4 年内增长了约 100 倍。
铜线的物理极限大约是 112 Gbps/lane（PAM-4 NRZ），而且在 >1 m 时功耗急剧上升。用铜线支撑 3.6 Tbps/节点的互联，需要 32+ 条铜线，每条都在物理极限边缘运行，功耗在 100 W 量级——而这只是互联部分，不包括计算本身。
这个趋势的不可逆性，就是整个数据中心光互联赛道的市场基础。 VCSEL 能在 2–3 年内延缓这个问题，但不能根本解决它。MicroLED 如果能在 2028 年交出可靠性数据，市场采用将会相当快。
MicroLED 的高速调制原理
带宽 vs 尺寸的核心关系
LED 的调制带宽由载流子复合寿命 τ 决定：
f₋₃dB ≈ 1 / (2π × τ)传统大面积 LED（发光区 >100 µm）的 τ 在几十纳秒量级，对应调制带宽仅 ~10 MHz——这就是为什么没有人用普通 LED 做高速通信。
MicroLED 的变化在于两点：
- 高注入电流密度：面积缩小后，在相同注入电流下，电流密度急剧上升。更高的注入密度会加速受激辐射复合，缩短 τ。
- 量子约束增强：小尺寸结构中量子阱的空间约束效果更好，载流子在复合前的横向扩散距离更短。
实验数据显示这个关系非常明确：
| MicroLED 直径 | 典型调制带宽 | 对应最大单通道速率 |
|---|---|---|
| 100 µm | ~200 MHz | ~0.5 Gbps |
| 50 µm | ~500 MHz | ~1.2 Gbps |
| 20 µm | ~800 MHz | ~2 Gbps |
| 10 µm | ~1 GHz | ~2.5 Gbps |
| 5 µm | ~2–3 GHz（实验室） | ~7 Gbps |
数据来源：Oxford/Strathclyde 团队 2020–2023 年论文，III-V Lab 2022 年报告
10 µm MicroLED 可达 1 GHz 调制带宽，这是整个技术路线的物理基础。单通道 2.5 Gbps 看起来不高，但 MicroLED 的核心优势不是单通道速率——是阵列并行度。
需要注意的是，上表的带宽数字是在理想注入条件下的测量值。实际系统中，调制带宽会受到以下因素影响而下降：
- 封装寄生电容：Cu-Cu 键合界面和走线的寄生电容会在高频下增加 RC 延迟，降低有效带宽 10–30%
- 热效应：连续高速调制下芯结温上升，载流子迁移率下降，带宽会比冷态低 15–25%
- 器件一致性：10,000 个通道中，带宽的标准差可能达到 ±15%，系统设计要以最慢的通道为准（木桶效应）
综合以上因素，实际系统可用调制带宽大约是理论峰值的 50–65%。以 10 µm MicroLED 为例：
因此 Avicena 等公司在系统设计时，一般取 1.5–2 Gbps/通道而不是理论的 2.5 Gbps，这是工程保守设计的合理选择。
单通道慢 × 通道多 = 总带宽高
1 mm² 的 MicroLED 阵列（10 µm pitch）可以集成 10,000 个发光单元。
如果每个通道 2.5 Gbps，10,000 通道的理论总带宽是 25 Tbps/mm²。
这就是微软 MOSAIC 架构的出发点。
但需要注意两个上限因素：
- 串扰（Crosstalk）：10 µm pitch 下，相邻 LED 发出的光在光纤入射端或自由空间传播时世不可避免地混入临近通道。如果串扰 > -20 dB，有效通道数不能充分利用。
- 接收端灵敏度：MicroLED 单个像素功率小（~微瓦级），接收端小面积 PD（光探测器）必须有足够高的响应度和低暴力噪音，否则 SNR 不够支撑底层 BER 指标。
所以实际可使用的带宽密度大约是理论屈限的 30–50%，即 ~8–15 Tbps/mm²。即便如此，也是现有最好 VCSEL 方案的第2级量级以上。
效率 Droop：小尺寸 MicroLED 的核心难题
在高速调制场景下，还有一个问题需要正视：efficiency droop（效率下降）。
GaN LED 的内量子效率（IQE）在低注入电流密度时较低，随注入增大而提升，但到某个峰值后会随注入电流密度继续增大而下降。这个现象叫做 efficiency droop，主要原因是俄歇复合（Auger recombination）在高载流子密度下的作用增强。
对于大面积 LED（>100 µm），这个峰值出现在 1–5 A/cm² 附近，超过后缓慢下降。
对于 MicroLED（<20 µm），由于面积小，发热更集中，且表面态复合在小尺寸下更严重，IQE 曲线会整体向右移（需要更高电流密度才能达到峰值），且峰值本身也更低。
这对光互联的设计有直接影响：
- 高速调制需要高电流密度：调制频率越高，需要驱动的电流摆幅越大，等效电流密度越高
- 高电流密度 → 进入 droop 区域 → 光功率输出不线性
- 光功率非线性 → 信号失真 → BER 上升
目前解决 droop 的主要方向有两个：
- 改善 LED 材料：添加 InGaN/GaN 超晶格缓冲层减少位错密度；AlGaN 电子阻挡层（EBL）优化
- 预失真补偿（Pre-distortion）：在驱动电路中加入非线性补偿，使实际输出光功率尽可能线性
Strathclyde 大学在 2022 年的工作展示了通过预失真补偿将 10 µm GaN MicroLED 的有效调制带宽从 ~600 MHz 提升至 ~1.1 GHz，但代价是驱动电路复杂度提升约 30%。
MicroLED vs VCSEL：不是替代，是互补
现有数据中心短距光互联的主力是 VCSEL（垂直腔面发射激光器）+ 多模光纤。在分析 MicroLED 的定位之前，先搞清楚 VCSEL 的优缺点。
全面对比
| 特性 | VCSEL (850/980nm) | MicroLED (蓝/绿光) | 说明 |
|---|---|---|---|
| 单通道调制速率 | >25 Gbps/通道（量产） | 2–7 Gbps/通道 | VCSEL 目前领先 |
| 工作波长 | 850 nm / 980 nm | 450–550 nm | MicroLED 短波长，散射更强 |
| 集成密度 | ~100–500 通道/mm² | ~10,000 通道/mm² | MicroLED 压倒性优势 |
| 与 CMOS 集成 | 需要特殊工艺（III-V 键合） | Cu-Cu 混合键合更直接 | MicroLED 更易集成 |
| 阈值电流 | 需要偏置电流（激光阈值） | 无阈值（LED） | MicroLED 低功耗优势 |
| 每 bit 能耗（理论） | ~1–2 pJ/bit | ~0.3–0.5 pJ/bit | MicroLED 理论值更优 |
| 传输距离 | 50–300 m（多模光纤） | <2 m（自由空间/短纤） | VCSEL 更适合中长距 |
| 工艺成熟度 | 量产多年，良率 >99% | 仍在研发阶段 | VCSEL 绝对领先 |
| 成本（量产） | $0.5–2/通道 | 未知（研发阶段） | VCSEL 成本已验证 |
结论：VCSEL 和 MicroLED 定位不同。VCSEL 适合机架间（50–300 m）的高速点对点链路；MicroLED 的目标是芯片间（<2 m）的超高密度短距互联，解决的是 VCSEL 无法做到的带宽密度问题。
微软 MOSAIC 架构详解
微软研究院在 2021 年发表的论文（arXiv:2107.07859）提出了 MOSAIC 架构，全称 Massive Optical Spatial-temporal Analog Interconnect Chiplet。
核心设计思想
传统光互联的思路是”少通道、高速率”（VCSEL 64 通道 × 25 Gbps = 1.6 Tbps）。MOSAIC 反过来，用”多通道、低速率”（MicroLED 10,000 通道 × 2.5 Gbps = 25 Tbps）来堆总带宽。
为什么这样做有意义？
- SerDes 功耗与速率的关系：高速 SerDes 的功耗大致与速率的 1.5–2 次方成正比。把一个 25 Gbps 通道拆成 10 个 2.5 Gbps 通道，SerDes 总功耗可以降低 60–75%。
- 错误率：低速通道的误码率更低，链路容错设计更简单。
系统架构图
关键参数（论文中的目标值）：
- 传输距离：<2 m（机柜内部）
- 总带宽密度：>10 Tbps/mm²
- 目标能耗：<1 pJ/bit（包括驱动+调制+接收）
- MicroLED 尺寸：10 µm，pitch 20 µm
技术挑战
MOSAIC 的方向是对的，但实现它有三道坎：
1. MicroLED 阵列与 CMOS 的高密度集成
需要 Cu-Cu 混合键合（Hybrid Bonding），键合间距要在 10 µm 以内。目前量产水平是 ~9 µm（台积电 SoIC）；MicroLED-CMOS 异质集成的验证记录在 ~5 µm（实验室）。良率是关键——10,000 个键合点，哪怕 0.1% 失效率也意味着 10 个坏点。
2. 光学对准
自由空间方案（不用光纤）要求发射端和接收端的 PD 阵列保持微米级对准。在服务器振动环境下，这不是小问题。一种解决方案是用短段多模光纤（GRIN 光纤）做导向，代价是封装复杂度上升。
目前讨论中的光路设计方案有三种：
-
自由空间传播（Free-space）：MicroLED 发射的光不经过任何导波介质，直接照射到对面的 PD 阵列。优点是结构最简单、无插入损耗；缺点是要求两端平行对准至 <5 µm，一旦服务器振动或热膨胀，对准精度会漂移。适合芯片内近场（<5 mm）场景。
-
GRIN 光纤阵列（Graded Index Fiber Bundle）：用微透镜或 GRIN 短棒光纤把每个 MicroLED 像素的光聚焦耦合进光纤，另一端再聚焦到 PD。好处是对准容忍度提升到 ±10–20 µm，可以承受小振动；代价是每对光路需要一段光纤和两个对准界面，成本上升。
-
波导集成（Waveguide Integration）：把 MicroLED、光波导和 PD 集成在同一基板上，完全消除自由空间对准问题。这是最终理想方案，但需要 GaN 薄膜与 SiN 波导的异质集成，工艺复杂度最高。IMEC 正在探索这个方向，但离量产还很远。
3. 接收端的灵敏度
MicroLED 是非相干光源，输出功率低。接收端 PD 需要很高的灵敏度，或者发射端要足够亮。这和”低功耗”的设计目标之间存在张力——更亮意味着更多驱动电流。
接收端的设计选项：
- Si PIN PD：最便宜，但在蓝/绿光波段（450–550 nm）响应率只有 0.2–0.4 A/W，需要更高光功率
- GaN 基 PD：与 MicroLED 同波段，响应率更好（0.6–0.8 A/W），但 GaN PD 与 Si CMOS 的集成比 Si PIN PD 更复杂
- Si APD（雪崩光电探测器）：内增益可以补偿光功率不足，但需要高反偏电压（>20 V），与数字 CMOS 工艺不兼容
目前看来 Si PIN PD + CMOS 前放的组合最可行，但需要 MicroLED 侧的光功率足够高（每通道 >1 µW），这对 IQE <30% 的小尺寸 LED 来说是有挑战的约束。
IEEE 802.3bs 与功耗瓶颈
IEEE 802.3bs 是 400GbE 的标准，定义了 400G 以太网的物理层规范。其中的 400GBASE-SR16 方案使用 16 通道 × 25 Gbps 的 VCSEL + 多模光纤，目前是数据中心 100–300 m 互联的主流。
问题在于功耗：
计算一下潜在的节能规模：
一个 10,000 GPU 的超算集群，GPU 间数据流量估算约 1 Pbps（10¹⁵ bit/s）。
- 铜线方案：1×10¹⁵ × 5×10⁻¹² = 5,000 W 仅用于互联
- MicroLED 光互联目标：1×10¹⁵ × 0.5×10⁻¹² = 500 W
节省 4,500 W，相当于一台机架服务器的整机功耗。规模越大，节能效益越显著。
功耗瓶颈的具体来源分析：
传统串行电互联（SerDes）的功耗主要分布在以下几个模块：
MicroLED 光互联的目标是把这 5 pJ/bit 降到 0.3–0.5 pJ/bit，节能来自两个方面：
- 消除 CTLE/DFE：光路上没有色散和反射，接收端不需要复杂的均衡器
- 每通道速率低：2.5 Gbps/通道的 MicroLED 驱动电路比 112 Gbps SerDes 简单 10 倍以上，功耗差距巨大
但需要注意：MicroLED 方案的功耗计算需要包括：MicroLED 驱动 + CMOS 背板逻辑 + PD 前放 + 数字接口。把这些全部加起来，0.3 pJ/bit 是一个非常激进的目标，更现实的预期是 0.8–1.2 pJ/bit（仍然比铜线好 4–6 倍）。
2024–2030 数据中心光互联市场
根据 Yole Intelligence 2024 年发布的《Datacom Optical Interconnect》报告：
- 2024 年：数据中心光互联市场规模约 $1.5B，主要由 VCSEL + 多模光纤主导
- 2030 年：市场规模预计增长至 $8B，CAGR 约 27%
驱动因素：
- AI 训练集群规模持续扩大（NVIDIA、Google、Microsoft 的超算投入）
- 800G 和 1.6T 以太网标准正在推动设备升级周期
- 硅光子（Silicon Photonics）和 MicroLED 光互联作为下一代方案开始获得融资
市场分层：
| 互联距离 | 主流方案 | 2024年市占 | 2030年预测 | MicroLED 水平 |
|---|---|---|---|---|
| >300 m | DWDM 单模光纤 | ~35% | ~30% | 不适用 |
| 50–300 m | VCSEL + 多模光纤 | ~40% | ~30% | 不适用 |
| 2–50 m | 活动光缆 / 高速铜缆 | ~20% | ~20% | 闰平 |
| <2 m | 铜线 DAC / MicroLED | ~5% | ~20% | 第一目标市场 |
数据中心内部 <2 m 的短距互联，是 MicroLED 的主战场。这个细分市场当前由铜线 DAC 主导，但随着 AI 带宽需求的增长，附加的功耗和延迟将强制进行技术升级。
MicroLED 光互联在 2030 年的市场份额预计仍然很小（<5%），但 2027–2028 年的超算先期应用验证将是关键节点。一旦在超算场景证明可靠性，后续渗透到标准数据中心的速度会加快。
竞争格局：谁在做这件事？
MicroLED 光互联 vs 竞争路线的全局比较
在进入具体公司之前，先梳理几条技术路线的定位：
| 技术路线 | 代表公司/机构 | 核心原理 | 目标距离 | 成熟度 |
|---|---|---|---|---|
| MicroLED 并行光互联 | Avicena、微软研究院 | GaN MicroLED 阵列直调 | <2 m | TRL 4–5 |
| 硅光子（外调制） | Intel, Ayar Labs | Si 波导 + Mach-Zehnder 调制器 | 2–300 m | TRL 7–8 |
| VCSEL 直调 | II-VI, Broadcom | GaAs VCSEL 850/980 nm | 50–300 m | TRL 9 |
| InP 直调激光 | Lumentum, Coherent | InP DFB/EML | >100 m | TRL 9 |
MicroLED 在 <2 m 超短距这个细分上没有直接竞争者——VCSEL 和硅光子都不在这个距离上有成本优势。Avicena 的关键赌注正是这个”无人区”。
创业公司
Avicena（美国，前 LightMatter 分拆）
- 专注 MicroLED 芯片间光互联，定位 AI 加速器节点间 (<2 m) 的超高带宽短距互联
- 技术路线：10 µm GaN MicroLED 阵列 + CMOS 背板混合键合，IM-DD 调制
- 已宣称实现单对链路 Tbps 级演示（具体封装形式未公开披露）
- 2023 年完成 B 轮融资，投资方包括三星风投（Samsung Ventures）
- 产品路线：面向 AI 加速器集群的光互联芯片组，目标 2026 年向超算客户交付工程样品
- 关键风险：Cu-Cu 键合良率和长期可靠性尚未在生产规模验证
Ayar Labs（美国）
- 走硅光子路线，使用 Si 环形调制器（Ring Modulator）+ 外部光源（CW 激光器）
- 与 NVIDIA 合作，在 Grace Hopper 超级芯片设计中验证光 I/O（TeraPHY 芯片）
- 宣称单芯片 2 Tbps 光 I/O 能力（2023 年演示）
- 目前最接近商用：已有可工作的工程样品，但量产成本和功耗仍高于预期
- 与 MicroLED 方案的核心差异：硅光子需要外部激光器（功耗和成本额外增加），不如 MicroLED 自发光方案集成度高
- 这是 MicroLED 光互联方案 2028 年后最直接的市场竞争对手
Rockley Photonics（英国）
- 硅光子路线，最初定位可穿戴健康监测传感器
- 2023 年战略转向数据中心光互联，同年 Q3 申请美国破产保护（Chapter 11）
- 技术资产已被接手，不再是主要竞争参与者
研究机构
IMEC（比利时）
- 欧洲最重要的 MicroLED 工艺平台之一
- 与 Nichia、CEA-Leti、Arm 合作研究 MicroLED-CMOS 混合集成
- 2023 年报告：在 5 µm pitch 下完成了 GaN MicroLED 阵列与 Si CMOS 的 Cu-Cu 混合键合，发光阵列工作记录有效
- 工艺服务：为有兴趣的公司提供 MicroLED-CMOS 集成的 MPW（多项目晶圆）服务，是商业化路径的重要基础设施节点
- 2024 年重点：将 IQE 从 ~20% 提升至 ~35%（通过表面处理优化），以及 Cu-Cu 良率数据积累
斯特拉斯克莱德大学（英国 Strathclyde University）
- 全球在 GaN MicroLED 高速调制方向发表论文最多的学术机构之一
- 2022 年关键成果：10 µm MicroLED 实现 7.91 Gbps 的 NRZ-OOK 速率（Nature Photonics，2022）
- 研究重点：Sidewall passivation 对 IQE 的影响、预失真电路设计、多通道阵列串扰分析
牛津大学 / 清华大学 / 浙江大学
- 多家团队在 GaN MicroLED 调制带宽优化上有活跃产出
- 浙大光电学院：专注量子阱结构优化对 droop 和带宽的影响，Photonics Research 发表多篇
- 清华电子系：CMOS 驱动与 MicroLED 集成的系统级设计研究
大厂布局
| 公司 | 布局方式 | 阶段 | 备注 |
|---|---|---|---|
| 微软研究院 | MOSAIC 架构原型（内部研究） | 原型验证 | 不做商业产品 |
| IBM Research | 光电集成芯片（PIC）+ MicroLED 结合研究 | 早期研究 | 长期投入，不急 |
| Intel | 硅光子（非 MicroLED 路线） | 量产中 | 竞争路线 |
| NVIDIA | 与 Ayar Labs 合作光 I/O | 工程验证 | 可能影响 MicroLED 路线时间表 |
| Samsung | 投资 Avicena（战略股东） | 财务布局 | 关注技术进展 |
| Apple | 内部 MicroLED 显示研发 | 不相关 | 不涉及光互联 |
国内的布局：中国半导体在做什么？
光互联是中国半导体产业关注的方向之一，但与汽车 MicroLED 不同，国内在光互联这个具体方向上的进展相对滞后。
学术层面： 清华大学、浙江大学、中山大学在 GaN MicroLED 高速调制上均有论文产出。其中浙大光电学院在 InGaN 量子阱结构优化方向较为活跃，部分成果发表在 Photonics Research（国内光学顶刊）。但这些团队目前以材料和器件级研究为主，尚未形成面向光互联系统集成的完整能力。
工程层面： 国内没有直接对标 Avicena 的公司。最接近的是一些做硅光子 PIC 的公司（如 IMEC 合作伙伴、光迅科技、中际旭创的技术布局），但路线是硅光子，不是 MicroLED。
为什么落后？
-
国内超算集群规模受出口管制制约：高端 AI GPU（NVIDIA H100/H200）对中国的出口限制意味着国内超算规模和互联带宽需求目前低于美国；需求端的压迫感比美国弱。
-
基础工艺积累不足：Cu-Cu 混合键合的工艺成熟度要求高，国内 EDA 工具和设备对 <10 µm 异质集成的支持比台积电/IMEC 差 2–3 代。
-
商业化驱动力不同：国内更关注显示和汽车应用的 MicroLED（短期 ROI 更明确），光互联的商业化周期太长，资本不愿意押注。
可能的变量： 如果华为推进自研 AI 芯片集群（类似 NVLink 的内部互联），光互联的需求会被国内自主技术链重新拉动。但目前没有公开信息显示这一路径已经启动。
技术挑战：三道还没翻过的山
1. 封装与集成
MicroLED 阵列和 CMOS 驱动芯片的集成，目前最可行的路线是 Cu-Cu 混合键合（Hybrid Bonding）。
工艺流程：
- CMOS 背板 CMP（化学机械抛光）平坦化至 <0.5 nm 粗糙度
- MicroLED 晶圆减薄至 ~5 µm，准备键合界面
- 晶圆级 Cu-Cu 热压键合（约 200–250°C，压力 ~100 MPa）
- 激光剥离（LLO）去除 GaN 生长衬底
- 图形化（干法刻蚀）形成像素化 LED 阵列
工程挑战：GaN（MicroLED）和 Si（CMOS）的热膨胀系数（CTE）差异约 3.5 倍（GaN 5.6 ppm/K vs Si 2.6 ppm/K），热循环会引起应力，长期可靠性是未知数。
对于数据中心应用，目标寿命是 10+ 年、-40°C 到 125°C 的热循环测试。在这个范围内，GaN/Si 界面的应力积累会如何影响键合点的电阻和光输出稳定性，目前没有公开的长期数据。
与硅光子方案的集成难度对比：
| 集成方案 | 键合方式 | 最小 pitch | GaN/Si CTE 问题 | 成熟度 |
|---|---|---|---|---|
| MicroLED-CMOS (Cu-Cu) | 混合键合 | ~5 µm (实验室) | 存在，待验证 | TRL 4–5 |
| VCSEL-CMOS (凸点倒装) | Flip-chip Solder | ~50 µm | 中等 | TRL 8–9 |
| 硅光子-CMOS (单片) | 同工艺集成 | N/A | 无（同材料） | TRL 7–8 |
TRL = Technology Readiness Level（技术成熟度），1=基础研究，9=系统验证量产
MicroLED-CMOS 集成在密度上有优势，但 TRL 显著落后于 VCSEL 和硅光子方案。这也是为什么在 2027–2028 年之前，MicroLED 光互联不太可能出现在量产产品中的核心原因。
2. 驱动电路集成
10,000 个通道意味着 CMOS 驱动芯片需要 10,000 个独立的驱动单元，面积开销显著。
以 7nm 工艺下典型 DAC+驱动电路单元面积 ~0.5 µm² 估算，10,000 通道需要 ~0.005 mm²——这不是面积问题。但需要 10,000 根金属互联线从 CMOS 背板引到每个 MicroLED pixel，布线密度要求很高。
调制方式的选择：
MicroLED 光互联的调制方式主要有两种：
- 直接调制（IM-DD）：直接按尌毫电平调制 LED 亮度。电路简单，功耗低，但率受调制频率上限制约。
- PAM-4 调制：4 电平脑脑调制，在相同带宽下借送 2 bit。需要更高精度的驱动和 ADC，功耗比 IM-DD 高。
- OFDM（正交频分复用）：技术上可实现最高频谱效率，但需要复杂的 DSP，功耗大幅提高，与光互联低功耗目标矛盾。
目前最实用的路径是 IM-DD + PAM-2（NRZ）或 PAM-4，在功耗和速率之间取平衡。
ASIC 设计的重点在于：
- 每个驱动单元的 quiescent 功耗要尽量低（非传输期间穿透电流尽量为零）
- 时钟树的功耗（全芯片 10,000 通道共用一个时钟或多个区域时钟）
- 调制符合性（发射端和接收端的符号时序展开精度）
3. 热管理
MicroLED 阵列工作在高电流密度下，发热量不可忽视。对于 10 µm × 10 µm 的像素，100 mA/mm² 的注入电流密度意味着每平方毫米需要耗散 ~500 mW 的热量（假设量子效率 30%）。
芯片与芯片之间 <2 m 的近场传输，不允许使用大型散热器。微流道冷却（Microchannel Cooling）是目前学界讨论最多的方案，但工艺成本很高。
另一种思路是降低驱动电流密度，通过提升 MicroLED 的内部量子效率（IQE）来弥补亮度下降。当前 GaN MicroLED 在 10 µm 尺寸下的 IQE 大约在 20–35%（大面积 LED 的 70–80% IQE 相比大幅下降，这是 Droop 和表面复合带共同导致的）。
小尺寸 MicroLED 的 IQE 问题是目前最重要的未解决问题之一。 IMEC 和 Strathclyde 大学的研究展示，通过 KOH 湿法刻蚀映岄面池化处理 + ALD 钓氧锇鬔钉面钝，可以将 10 µm LED 的 IQE 从 ~20% 提升到 ~35–40%。但这个工艺还在实验室阶段。
与 MicroLED 汽车显示的技术交叉与分歧
在这个博客里，MicroLED 的另一个主战场是汽车前照灯。同样是 MicroLED，两个应用方向的技术要求截然不同：
| 技术维度 | 汽车前照灯 | 数据中心光互联 | 是否能共用技术？ |
|---|---|---|---|
| LED 尺寸 | 30–100 µm（分辨率适中即可） | 5–15 µm（集成密度优先） | 部分共用工艺 |
| 调制速率 | 不需要（静态/慢变） | 1–3 Gbps/通道 | 完全不同设计 |
| 内量子效率 | >50%（亮度够高） | ~20–35%（可接受） | 不同指标取舍 |
| 色彩要求 | 色温精度 ±300K 以内 | 不关心颜色 | 无交叉 |
| CMOS 集成 | 背板驱动（10–50 µm 键合） | 高密度混合键合（<10 µm） | 工艺差异大 |
| 主要采购方 | 汽车 OEM（Tier 1 供应商） | 超算 / 数据中心运营商 | 完全不同生态 |
| 量产时间 | 2024–2026 年（正在进行） | 2027–2029 年（待验证） | 汽车领先 3 年 |
交叉点在哪？
- 外延材料：两个方向都用 GaN/InGaN 外延片，IQE 优化的研究成果可以互相借鉴
- 封装工艺：汽车前照灯的 Cu-Cu 键合经验（目前量产 pitch 约 15–20 µm）可以为光互联的 5–10 µm 细线提供工艺积累
- 供应链：少数几家 MicroLED 外延供应商（Epiluvac、Aixtron MOCVD 用户）同时服务两个方向
但分歧大于交叉。汽车 LED 讲求亮度均匀、色温一致、长寿命（>40,000 小时）；光互联讲求调制速率、集成密度、单 bit 能耗。产品规格和测试标准几乎没有重叠，不同技术团队、不同供应链。
晶合、Nichia、OSRAM 这些汽车 MicroLED 厂商，短期内不太可能进入光互联赛道——这是不同专业度的两个方向。
技术路线图（现实版）
从基础研究到数据中心量产，可以用以下框架来跟踪进展：
| 时间节点 | 里程碑 | 主要障碍 | 状态（截至 2026Q1） |
|---|---|---|---|
| 2024–2025 | 单管 10 µm MicroLED 调制速率突破 3 Gbps（实验室） | 电流密度与效率 droop 的平衡 | ✅ 已实现（Strathclyde 2022 年 7.9 Gbps） |
| 2025–2026 | 小规模 1,024 通道阵列原型 | Cu-Cu 键合良率 >99.9% | 🔄 进行中（Avicena 内部，IMEC 验证） |
| 2026–2027 | 超算集群先期验证（1 Tbps 链路，<1 m） | 光学对准可靠性、热管理 | ⏳ 计划中 |
| 2027–2028 | 首款商业芯片组量产（1 Tbps/mm²，<1 pJ/bit） | 成本 vs VCSEL/硅光子方案 | ⏳ 目标 |
| 2028–2030 | 标准 AI 服务器节点采用 | 标准化接口（PCIe / CXL 绑定） | ⏳ 预测 |
需要特别关注的两个风险节点：
-
2026 年 Avicena 工程样品：这是 MicroLED 光互联从”实验室”到”工程验证”的第一个真实里程碑。如果样品交付延期或良率不达标，整个时间表后移。
-
NVIDIA 下一代 NVLink 标准：如果 NVIDIA 在 GB300/GR300 时代采用硅光子（Ayar Labs 方案）作为标准节点间互联，MicroLED 的进入窗口会显著压缩——超算用的是相同的互联规范。
总结：这是一条真实但漫长的路
MicroLED 光互联不是概念，是有物理基础的工程方向。10 µm MicroLED 的 1 GHz 调制带宽 + 10,000 通道/mm² 的集成密度，确实能解决铜线在 AI 计算密集场景下的功耗瓶颈。
但从实验室到数据中心，需要翻过几道实实在在的山：
已经解决的（实验室级别）：
- 单管 10 µm GaN MicroLED 的调制带宽 ✅（2 GHz 级别已记录）
- 高速 IM-DD 调制方案设计 ✅
- CMOS 驱动电路集成原理验证 ✅
正在解决的（2025–2027 年窗口）：
- Cu-Cu 键合在 GaN/Si 异质结构下的规模化良率（目标 >99.9%）
- 百通道以上阵列的系统级串扰和 BER 验证
- 表面钝化工艺对小尺寸 MicroLED IQE 的改善（从 ~20% 提升到 ~40%）
还没有答案的：
- 10 年热循环寿命（GaN/Si CTE 失配导致的长期可靠性）
- 10,000 通道系统的整体良率（现在的记录是百通道级别）
- 成本路径（VCSEL 光模块量产已经很便宜，MicroLED 的 BOM 优势何时才能体现）
对这个方向的判断：
MicroLED 光互联的物理优势是真实的，但商业化时间表比大多数路演材料里说的要晚。最乐观的情景是 2028 年在超算场景量产，最保守的估计是 2030–2032 年。
2026 年的 Avicena 工程样品和 NVIDIA 下一代互联架构选择，是这个时间表的两个最重要的外部参照点。
我会持续跟进这个方向——尤其是 IMEC 的工艺数据和 Avicena 的融资轮次，这两个信号比任何市场报告都更能反映技术真实进度。
如何跟踪这个方向的真实进展？
如果你也在关注 MicroLED 光互联的商业化进度，以下几类信号比年度市场报告更有价值：
技术进展信号（领先指标）：
- IMEC 每年的 MicroLED 技术研讨会（IMEC Technology Forum）发布的工艺数据，特别是 Cu-Cu 键合良率和小尺寸 IQE 的最新记录
- Strathclyde、牛津等学术机构在 Nature Photonics、Optica 等顶刊的论文，这些数据通常提前 12–18 个月于商业产品出现
- Avicena 的融资轮次和轮次规模（连续融资且规模增大 = 工程进展正常；融资停滞 = 遇到技术障碍）
商业化信号（同步指标）：
- NVIDIA 下一代 NVLink 规格发布（是否采用光 I/O）
- 超算 TOP500 榜单中节点间互联技术的变化（第一个出现光互联节点的年份）
- JEDEC/IEEE 是否开始制定 MicroLED 光互联的标准化草案
市场信号（滞后指标）：
- Yole、LightCounting 等机构的年度报告中 MicroLED 光互联的市场规模首次出现明确数字
- 数据中心运营商（AWS、Google、Azure）的技术白皮书中出现 MicroLED 光互联相关描述
参考数据
| 来源 | 应用范围 | 可信度 |
|---|---|---|
| Yole Intelligence Datacom Optical Interconnect 报告 (2024) | 市场规模、$1.5B→$8B 预测 | ⭐⭐⭐⭐⭐ |
| 微软研究院 MOSAIC 论文 (arXiv:2107.07859, 2021) | 架构设计、带宽密度目标 | ⭐⭐⭐⭐⭐ |
| Oxford/Strathclyde MicroLED 调制带宽研究 (2020–2023) | 10 µm MicroLED 1 GHz 带宽数据 | ⭐⭐⭐⭐⭐ |
| IEEE 802.3bs 400GbE 标准文件 | SerDes 功耗分析基准 | ⭐⭐⭐⭐⭐ |
| Avicena 公司公开技术说明 | 商业化路线、融资信息 | ⭐⭐⭐ |
| IMEC 2023 年 MicroLED 工艺平台报告 | Cu-Cu 键合工艺参数 | ⭐⭐⭐⭐ |
| 浙江大学 Photonics Research 相关论文 (2022–2024) | 国内 GaN MicroLED 调制研究 | ⭐⭐⭐⭐ |
| III-V Lab 技术报告 (2022) | 小尺寸 MicroLED 带宽 vs 尺寸关系 | ⭐⭐⭐⭐ |
注：具体功耗数字（pJ/bit）为量级估算，实际值随工艺、温度和驱动方案不同会有差异。市场规模数字引自 Yole 公开摘要，完整报告为付费资料。
相关文章
如果你对 MicroLED 光互联的具体技术细节有不同看法，欢迎在评论区讨论。这个领域变化很快，读者的一手信息往往比我的分析更及时。
🦞