从 MicroLED die 到比特：驱动、光耦合与高速通信入门

MicroLED 光互连 · 基础学习。原图与教学分析分开呈现，点击原图可查看大图；宽表在手机上可左右滑动。

文章目录与学习入口

1. 先分清六种不同的“技术路线”
2. die 里面什么决定了通信速度？
3. 转移方法要拆成“释放—放置—连接”
4. 驱动与 die 的耦合：为什么“电流够、速度够”仍不够？
5. 从零理解 NRZ、PAM4 与 OFDM
6. 公开能查到哪些驱动器？到底能不能用？
7. PD 的光学耦合和信号处理为什么要一起选？
8. 建议的学习顺序：先 NRZ，再 PAM4，最后 OFDM
9. 从基础走向研究：四个值得深入的问题

这篇文章面向了解 LED 或半导体、但尚未系统学习高速通信的读者。目标不是背下所有缩写，而是学会沿链路定位问题：是光源跟不上，驱动电流不对，光没有收进去，还是接收端无法正确判决？

第一次阅读，可先看第 1、4、5、7 节，建立从电到光再回到比特的关系；偏器件与制造的读者再细读第 2、3 节；第 6 节用于学习怎样读公开芯片资料，最后按第 8 节做练习。全文讨论强度调制／直接检测（IM/DD），不是相干光通信。

缩写	本文里的意思
die / PD	未封装芯片／光电探测器（photodetector）
TIA	跨阻放大器：把小光电流转换成电压
DAC / ADC	数字到模拟／模拟到数字转换器；是否承担高速波形，要看实际位置
DSP / CDR	数字信号处理／时钟与数据恢复
FEC	前向纠错；误码率必须区分纠错前后
PVT / PDN	工艺、电压、温度条件／电源分配网络
UI / BER	本文单载波时序中的一个符号间隔／错误比特数除以检测比特数；零错观测仍需要说明样本量
dBm	以 1 mW 为基准的功率单位：P(dBm) = 10 log₁₀[P/1 mW]；0 dBm 为 1 mW，−10 dBm 为 0.1 mW

理解 MicroLED 光互连，可以从一条完整的工程主线开始：die 能否快速而有效地发光，电路能否在真实负载上产生正确电流，光能否送到 PD，接收器能否可靠恢复比特。 任意一段的最高纪录，都不能代替这条链的联合验证。

先给出结论：公开资料不是完全没有。已经有 MicroLED 专用 ASIC 的阵列实验，也有厂商宣布交付评估套件；但公开的引脚、输出摆幅、负载模型、PVT 条件、误码分布等资料远不如普通目录芯片完整。截至 2026-09-20 的公开资料核对中，没有找到一份足以证明“可自由采购、直接适配任意第三方 MicroLED die、同时支持 NRZ/PAM4/OFDM”的通用通信驱动手册。这是公开证据的边界，不是宣称这类芯片不存在。

1. 先分清六种不同的“技术路线”

层次	真正在选择什么	不能混为一谈的名词
外延／有源区	波长、量子阱、晶向、缺陷、载流子复合与发光效率	GaN-on-Si 与 GaN-on-sapphire 是生长体系，不等于最终载体
die 结构	横向／垂直电流路径，p/n 接触位置，台面、钝化、反射层与出光面	Flip-chip 是安装／互连方式，不是第三种发光材料
集成工艺	从原衬底释放，放到目标位置，形成电／热／机械连接	剥离、转移、键合是不同步骤，“用了激光”不能概括全部
驱动	电流源／电流汇、电流转向、偏置、摆幅和预加重	配置 DAC 不等于高速波形 DAC，灰度 PWM 不等于通信 PAM4
光学与接收	微透镜、光纤／波导、PD 材料／面积、TIA	光中介层是集成载体，不与光纤束构成简单二选一
通信架构	单通道调制、并行数、同步、均衡、纠错和净吞吐	NRZ/PAM4 是电平映射；OFDM 是多载波波形组织方法

下面按物理链路理解。先不把所有功能塞进一颗所谓“driver”：编码器、DAC、驱动输出级、TIA、ADC 和 DSP 可以分别实现，也可以集成，集成位置是设计选择。

这是一条独立整理的教学流程，不是某家产品的实际芯片框图。FEC 可位于物理层的编码／解码部分或已有主机接口保护层，具体取决于架构；图中未展开所有反馈环。时钟也可能独立转发，不能默认每个光通道都安装一套 CDR。均衡、定时恢复与判决可以相互反馈，并非所有电路都严格按一条直线工作。

2. die 里面什么决定了通信速度？

典型 GaN 系 LED 包括 n 型层、InGaN/GaN 量子阱有源区、p 型层、接触和周边隔离结构。注入的电子和空穴在有源区复合产生光；驱动电流改变后，光输出不会瞬间完成改变。结构顺序、接触位置与出光方向依具体工艺，不能拿一张通用截面代替所有路线。

需要同时看三个时间／空间问题：

• 载流子响应。 微分载流子寿命会限制光强跟随电流的速度。提高电流密度可能改善带宽，却也可能提高热负担、改变效率与可靠性。尺寸变小并不是无条件提速按钮。
• 电流真正流到哪里。 接触电阻、p 层横向导电能力和电极布置会造成电流拥挤。平均电流密度合格，不代表局部没有热点；侧壁损伤和表面复合也会随尺寸缩小变得重要。
• 外部电信号怎样进来。 焊盘、电极、驱动输出阻抗、键合互连与回流路径影响电流边沿。电测 RC 和光学复合响应是两回事；只缩小焊盘不一定解决载流子寿命瓶颈。

Herrnsdorf 等的 2019 年 ICNS-13 会议摘要尤其有用：作者报告了随偏置和频率变化的复杂阻抗，讨论了 GHz 区域的谐振及接触极性与 CMOS 驱动的关系。它提供的是问题线索，不是所有现代 die 的通用等效电路，也没有给出可直接选型的完整 ASIC 手册。

这篇论文在 p2 报告 keyhole 形状的大瓣约 12 μm，注入圆约 7 μm、面积约 40 μm²。这些是不同的几何量，不能只写“die 为 7 μm”。更重要的是：论文给出硅集成阵列约 3.3 Gb/s/路、受集成驱动限制的结果；其参考接收器测试从约 300 个器件中选择 60 路逐路测量，每次只有一条发光通道活动。Fig.3 的集成接收器结果则为约 12 条选定通道、2.5 Gb/s，另行观察其他通道活动的影响。10 Gb/s 器件测试采用另一种被动载体与外部高速驱动。同一家公司、同一篇论文里的两个数字，也不能随意相乘成已测阵列总吞吐。

要定位 die 的真实瓶颈，至少联合测 I–V／L–I、偏置与温度下的电阻抗、去嵌后的电光 S21，以及相同工作点的眼图和 BER。S21 的 −3 dB 带宽是小信号频响指标，描述规定调制响应相对参考值的下降，不是说 LED 的平均发光功率减半。它也不等于最大比特率；后者还取决于信噪比、调制和均衡。

3. 转移方法要拆成“释放—放置—连接”

把“激光转移”和“金属键合”当成互斥路线，容易漏掉工艺顺序。一条流程可以同时包含激光释放和金属连接。

Avicena 2025 p2 的具体流程是：UV 脉冲准分子激光将器件从原蓝宝石衬底释放，再用较长波长的脉冲光纤激光焊接到接收衬底。前后两个激光步骤作用不同；不能仅凭一句“laser transfer”推断接触结构或最终良率。

CEA 的例子说明另一种顺序：先整片集成，再制造像素。它避免了逐颗放置的部分问题，却把困难转移到晶圆翘曲、键合均匀性、衬底去除和后续工艺兼容性。与逐颗转移比较时，应对齐终态的光、电、热性能和可修复性，不能只比较“每小时转移多少颗”。

4. 驱动与 die 的耦合：为什么“电流够、速度够”仍不够？

先理解偏置和调制：可以写成 I(t) = I_bias + ΔI(t)。偏置 I_bias 设定工作区域，调制 ΔI(t) 在其周围承载信息；所需电流须始终满足器件和驱动电路的允许范围。NRZ 的低电平不一定把 LED 完全关闭；PAM4 的四级电流也不一定等间隔就能产生等间隔光功率。实际要沿着 I → P 的曲线检查。

接触极性决定电流怎么进出。 电流汇常从 LED 阴极抽电流，电流源从阳极供电；公共阳极／阴极与逐像素可访问的端口，影响驱动布局。2019 摘要讨论了 n 型驱动与阴极接入的工艺关系，但不能推广成“NMOS 永远适合高速、PMOS 永远只能低速”。最终取决于制程、输出级、供电和布局。

电压余量决定你能不能把设定电流送进去。 简化直流条件为：

Avicena 2025 p3 某工作点是约 1.5 mA、4.4 V。若直接用仅有 3.3 V 的同一供电轨，不能忽略这个电压缺口；采用独立 LED 电源、偏置网络配合 AC 耦合或其他输出拓扑，需要重新核对输出绝对额定值和顺从电压。AC 耦合本身不创造直流供电余量。这不是说所有 GaN die 都需要 4.4 V。

高速边沿还有寄生电流。 以下是教学假设，不是某个 die 的实测参数：

• 若总寄生 C = 200 fF，希望在 100 ps 内改变 0.5 V，CΔV/Δt = 1 mA。这是电容充放电电流的数量级，不全部变成发光电流。
• 若回路 L = 1 nH，100 ps 内电流变化 2 mA，则 LΔI/Δt = 20 mV。它会占用摆幅裕量；真实振铃还取决于阻尼和完整回路。
• 导线足够短时可以用集总近似；长度相对边沿传播距离不再很小时，要看传输线阻抗、反射、封装 S 参数和返回路径，不能只用一个“总电容”。

因此，短互连、翻晶／键合、就近去耦和合理 PDN 是候选解法。但更密的阵列也带来电源同时切换噪声、散热和测试接入问题。验证必须包括“所有邻居同时活动”，不能用安静邻居时的最佳眼图代表整个阵列。

5. 从零理解 NRZ、PAM4 与 OFDM

先记三个量：比特率是每秒多少 bit；符号率是每秒多少次符号选择，单位 baud；带宽描述系统对不同频率成分的通过能力。它们相关，但不是同义词。

当 M = 2ᵏ，以每符号 k 个比特选择一个状态时，原始比特率 R_b = R_s × log₂M，符号间隔 T_s = 1/R_s。这里还未扣掉编码、训练与帧头；有记忆的编码或多载波系统不能不加区分地套用这一式子。

固定原始速率 2 Gb/s、不含编码开销时，NRZ 是 2 Gbaud，符号间隔 500 ps；PAM4 是 1 Gbaud，符号间隔 1 ns。PAM4 降低的是此条件下的符号率，不保证整条链的功耗或 BER 更优。相同峰峰摆幅下，理想四等距电平的相邻间距只有二电平跨度的 1/3；换来的带宽收益要和噪声、线性度一起计算。Tektronix PAM4 测量说明。

5.1 NRZ：最先学会“什么时候判决”

发送 0、1 时设置 I_low、I_high，让 LED 的光强随之变化。PD 产生光电流，TIA 把电流变成电压。接收器不能随时判决：必须找到每个符号中比较稳定的位置，并建立合适阈值。

时钟可以从数据跳变中恢复，也可以单独转发。信道带宽不足时，上一比特的尾巴进入下一比特，称为码间干扰（ISI）。FFE 等均衡可以补偿部分频响损失，但会消耗摆幅、功率或放大噪声；它不能让完全丢失在噪声中的信息凭空回来。

“NRZ”也不等于永远不需要 DAC 或 ADC。简单两级链可以不用高分辨率转换器；带多抽头波形整形、复杂均衡的实现也可能使用它们。

5.2 PAM4：不是把灰度数改成 4 就完成通信

一个常见 Gray 映射按幅度从低到高排列为 00、01、11、10。相邻级误判通常只改变一位，但两比特仍需按照相同映射解码。例如比特串 00 01 11 10，对应依次选择四个电平，而不是在一个符号里依次闪两次。

发送端可以用加权电流支路形成四级，不一定需要通用的高分辨率 DAC；但预加重、非线性补偿和校准会增加分辨率与控制要求。接收端必须保留幅度信息：在判四级之前把信号送入二电平限幅器，会丢失中间级的信息。

这幅图的价值是能看到真实的四级波形，而不是只记住“PAM4 更快”。上排 (a) 是三抽头系数 1、−0.55、−0.08；(b) 是预均衡后的波形，不能期待它像最终接收眼图一样整齐；(c) 才是经过信道后的接收眼图。预先“变形”，是为了抵消链路的部分低通效应。

这仍是一套实验台：发送端使用任意波形发生器与射频放大，LED 的直流偏置为 5 V，调制电压为 2 V 峰峰值；接收端使用 APD（雪崩光电二极管）、低噪声放大器和示波器。图中 BER 曲线涉及离线估算，不证明有一颗现成低功耗芯片实时完成全部处理。这组电压也不是任意 MicroLED 可照搬的驱动规格。读图时要问：三个眼是否均匀？非线性怎样补偿？BER 是计数、估计，还是仿真？

5.3 OFDM：把一个困难的大信道拆成许多较窄的子信道

OFDM 不是“四个电平再加几级”。它把数据分配给多个数学上正交的电副载波；每个副载波可以选择 QPSK／QAM 等星座。副载波在频谱上可以重叠，接收端依靠同步条件下的正交性分离。这里讨论直接探测 LED 光强链路的 DCO-OFDM，并非所有 OFDM 都采用同样光学实现。

发送过程可以按以下顺序理解：

1. 将比特映射为每个副载波的复数 QAM 符号；不同子载波可按信噪比装载不同数量的 bit。
2. 配置共轭对称频谱，再做 IFFT，得到实数时域波形。复数星座表示电副载波的幅相，不意味着控制 LED 的光学载波相位；共轭镜像只是构造实数波形所需，不另携带一份独立数据，不能把所有 FFT 格点重复计入吞吐。常见构造将 DC 与 Nyquist 格点置零，不在这两个格点装载独立 QAM 数据。
3. 复制符号末尾的一小段到开头，形成循环前缀 CP。在同步、信道近似时不变且 CP 足够覆盖有效记忆等条件下，方便接收端频域均衡；CP 自己也消耗时间。
4. 缩放并加直流偏置，使电流／光强在允许范围内；经 DAC 和线性驱动输出。偏置可以在数字域安排，也可在 DAC 后由模拟偏置网络叠加。偏置不足会负向削顶，正峰过高又会碰到电流或线性区上限。

接收侧则是 PD → 线性 TIA → ADC → 同步 → 去 CP → FFT → 信道估计／逐副载波均衡 → 星座判决 → 比特。实际还可能需要时钟偏差补偿、导频和 FEC。MathWorks OFDM 调制文档给出 IFFT/FFT、数据／导频／空载波与 CP 的基础关系；LED 的直流偏置与非负约束可对照 Islim 等 2017 实验。

多载波峰值可能相互叠加，形成较高峰均比：若为峰值留足电流余量，平均调制深度受限；若强行提高幅度，又可能削顶并污染多个副载波。数字预失真、比特／功率装载和波形优化是候选解法，但增加计算、校准及功耗。

因此，“LED 带宽不够，所以用 OFDM 就行”少了半句话：只有在获得的有效吞吐足以抵偿转换器、线性链路、偏置和 DSP 的代价时，才值得这么做。 2017 论文的示波器平均／离线处理边界已在第 15 篇展开；波形平均后的数字不能当成未经平均的实时接收性能。

5.4 ADC 和 DAC：采样速度、分辨率与信号带宽是三个问题

DAC 将数字样本变成模拟输出，输出仍有建立时间和模拟带宽；ADC 在离散时刻测量输入幅度，再把幅度量化成数字。N bit 理想量化器有 2ᴺ 个码，但实际噪声、失真、时钟抖动会降低可用精度。“有一个 12 bit DAC”还必须追问：它只是慢速设定偏置，还是能按波形要求连续更新？

对理想、严格限带到 B 的实数低通信号，无混叠采样要求采样率高于 2B；实际还要给抗混叠滤波过渡带和非理想因素留余量。这个条件不是“任意 2 Gb/s 链路配 4 GSa/s ADC 就能工作”：先要知道模拟信号的频谱、调制、滤波和接收结构。专用 NRZ 判决器也不必先把整个波形量化成多 bit 数字。

量化噪声关乎幅度分辨，采样时钟抖动关乎测量时间，混叠则是带外频率折回带内。三者需要不同的诊断方法。提高 ADC 标称 bit 数，不能修复前面 TIA 的削顶；提高采样率，也不能自动增加收到的光子。关于硬件实现与测量边界，可参照 Analog Devices 的 ADC 基础说明及 Walt Kester 的 MT-002 采样教程。

6. 公开能查到哪些驱动器？到底能不能用？

以下是截至 2026-09-20 的代表性公开资料清单，不是采购推荐或穷尽市场。在尚未确定 die 与目标速率时，先用这张表建立判断方法。

资料直接入口：TI 产品与生命周期、ADN2530、MAX3799、Avicena 2025 原论文、2026-08-18 官方公告。335×3 Gb/s 是公司公布的通道数量与速率上限组合，不等于扣除开销后的应用净吞吐；交付进度按公司公告记录，不冒充独立评测。

下面是依据手册逐项整理的事实数据，不是原表截图，也不是通信实测。

TLC5958 参数	手册给出的值与定义
SCLK	数据移位时钟，MAX 25 MHz
GCLK	灰度控制时钟，MAX 33 MHz
上述 AC 条件	VCC = 3–5.5 V；TA = −40～85°C，除非另有说明
原表脚注 (1)	由设计保证（Specified by design）；不是逐 bit 误码测试

来源：Texas Instruments，TLC5958 48-Channel, 16-Bit ES-PWM LED Driver，SLVSCE7A，2014-05／2014-09 修订，PDF 第 6 页 Recommended Operating Conditions (continued)。此表由本文独立编排，仅摘取与上述判断有关的事实，不复制原表版式。

真正需要读的不是“16 bit”几个字，而是这些 bit 在做什么：TLC5958 的 16 bit 用于显示灰度控制；它不意味着每个通信符号可传 16 bit，也不意味着可以按 GHz 速率任意输出多级模拟波形。

另外查到的历史型号也留作检索入口：TI ONET8501V、ONET1191V 和 ADI ADN2525 官方页均标停产；ADN2526 标“不推荐新设计”。后者面向差分电阻 5–50 Ω 的封装激光器，偏置 10–100 mA、差分调制 10–80 mA，并不能仅凭 11.3 Gb/s 就套用到低电流 MicroLED。这里没有把这些旧型号列为采购候选，也没有核验分销商库存。

2026 年 3 月 17 日，MediaTek 与 Microsoft 还披露了面向 MicroLED AOC 的定制 CMOS 集成路线：逻辑、gearbox、LED drivers 与 TIA 整合，LED／PD 阵列直接键合到电子芯片。这进一步说明通信专用驱动正在走向系统集成，但公告不是公开引脚手册或可采购的通用 driver 数据表。MediaTek 官方公告。

**因此，当前能作出的判断是：**少通道实验可以研究公开高速器件／外部仪器与定制前端的组合，但必须核对真实负载和电压范围；高密度低能耗阵列已有定制 ASIC 路线，不能因此认定有通用现货。NRZ 的集成证据比“同一颗通用 MicroLED driver 同时支持复杂 PAM4／OFDM”的证据清楚。是否满足需求，必须先给出速率、调制、die 电压电流、通道数、BER 和完整功耗预算。

7. PD 的光学耦合和信号处理为什么要一起选？

在窄谱近似、线性区内，光电流 I_photo ≈ R(λ)P_received。光到达封装不代表到达有源区；反射、遮挡、光斑与 PD 重叠、串扰以及该波长的响应度都影响有用电流。对于宽谱 LED，应对接收谱功率乘响应度积分。

PD 变大通常更容易对准，却可能增加结电容；电容连同 TIA 输入、布线和噪声改变高速接收性能。更小 PD＋更强聚焦能减小输入负载，却收紧装配和热漂移容差。盲目提高 TIA 增益也不解决一切：反馈与输入电容影响带宽／稳定性，强背景或串扰还可能导致饱和。

你要攻克的环节	第一轮最有解释力的测试	不能用什么代替
die → 光路入口	功率与角分布、规定 NA 内捕获、位置／角度扫描	归一化方向图峰值、亮度照片
光路 → PD	每个 Tx 对所有 Rx 的耦合矩阵，温度与位置变化下最差值	单个中心通道最高效率
PD → TIA	不同光功率／偏置下频响、输入噪声、饱和与稳定性	单独的最大响应度或最大 TIA 增益
TIA → 比特	NRZ 的眼／BER；PAM4 的三级判决余量；OFDM 的 EVM／逐载波 SNR 与 BER	只看波形好看、只宣称达到某个 pre-FEC 阈值
多通道系统	所有邻居活动下的误码分布、skew、温漂和故障注入	把单通道最好结果乘以通道数

这些测试把“为什么不工作”定位到可改善的环节。第 12 篇讲光怎样进去、传过来；第 13 篇讲接收器；第 16 篇讲如何变成可靠并行链路。

8. 建议的学习顺序：先 NRZ，再 PAM4，最后 OFDM

不用现在就购买硬件。先完成下列小练习，能避免一开始被 OFDM 名词淹没。

次序	学会什么	当次能完成的练习／验收
1	bit、symbol、baud、UI，电压／电流／光功率	算出 2 Gb/s NRZ 与 PAM4 的符号间隔，并说清这不是带宽实测
2	R、C、L、阻抗、上升时间和返回路径	复算本讲义 1 mA 电容电流与 20 mV 电感压降；列出哪些参数仍是假设
3	NRZ、时钟、眼图、ISI、BER	手画 001110 的两级波形；解释采样过早／过晚为什么会出错
4	PAM4、Gray 映射、线性度与噪声	用 0/1/2/3 四级映射 00/01/11/10；用 0.5/1.5/2.5 三阈值解码；再把第二级压缩，观察余量变化
5	采样、DAC／ADC、量化、混叠	区分“每秒更新波形”与“慢速配置偏置”；解释为什么二进制限幅不能保留四级信息
6	正弦叠加、复数、DFT／FFT、CP 与 DCO	先合成两个电副载波，理解相位；再学 IFFT/FFT 和非负光强约束，不直接跳到完整 OFDM 实现
7	链路预算与实测口径	对照第 14 篇，为 LED、driver、Rx、时钟、DSP 分别列电源轨和分母
8	并行链路与可制造性	对照第 16 篇，区分位错误、坏通道、时钟偏移、deskew、FEC 与重传

理想手算的下一步可以是可运行仿真，但应依次加入有限带宽、噪声、时钟偏移和非线性，每次只改变一个因素。理想环境下“解码零错误”只说明映射代码自洽，不证明硬件或实际链路性能。

9. 从基础走向研究：四个值得深入的问题

如果已有 die、材料或制造背景，可以沿着“测量能否解释通信表现”向通信系统延伸。以下四类问题尤其适合把两边知识连接起来：

1. die—driver 联合表征。 哪个偏置／温度下，限制来自复合、接触、供电还是驱动输出级？把电与光的频响对应起来。
2. 转移后的通信级良率。 不只是点亮，而是规定功率、频率和温度下，多少通道通过 BER／均匀性标准，坏点能否修复。
3. 光学—PD 联合容差。 同时追踪装配偏差、输入电容与误码裕量，找到系统最优点，而不是分别最大化 NA 或 PD 面积。
4. 调制方式的公平比较。 用同一 die、接收器、平均与峰值电流限制、距离、BER 和完整功耗边界比较 NRZ／PAM4／OFDM；分开报告原始与净速率。

这些方向的共同点，是把跨层问题变成可测、可解释、可复现的结果。学完入门概念，不必立即选择最复杂的调制；先能解释某条链路为何成功或失败，才有基础判断下一步该改器件、驱动、光学还是算法。

继续阅读与资料边界

• 衬底与集成：GaN-on-Si 还是蓝宝石？
• 光路选择与 PD 耦合
• 硅 PD、CMOS 阵列与 GaN 接收链
• 完整链路能耗：分母和电表边界
• NRZ、PAM4 与 OFDM 的深入比较
• 并行通道如何成为可靠链路

本文是基于公开论文、数据手册和公司原始公告的独立教学文章。器件规格、实验、估算、公司陈述与教学假设分别标明；器件生命周期核对截至 2026-09-20，不代表库存或采购可得性。专用 MicroLED driver 的完整公开电气手册、通用 die 兼容清单及全温全通道验证仍不足以据此作通用选型。

三幅论文原图仅用于直接讨论其结构、数据和局限，版权仍归相应权利人，具体说明见图注；TI 规格采用注明出处的事实摘编。未提供完整论文、受限调研报告或图包，不暗示原作者、厂商、出版商或任何雇主的背书。