MicroLED 光互连：从“宽而慢”到 1 Tbps 评估套件

MicroLED 光互连笔记 · 第 1 篇。公开资料核对至 2026 年 9 月 10 日。

2026 年 9 月 13 日补注：明确 MOSAIC 的硬件规模与同时测试规模，并加入第二篇技术拆解链接。

把一颗 MicroLED 当成显示像素时，我们关心它的亮度、颜色和均匀性。把它当成通信光源，问题就变成：它能否稳定地传递比特，接收端能否分清 0 和 1，以及这件事总共消耗多少电。

这个变化把 MicroLED 带进了 AI 系统的连接问题：计算芯片、内存和交换芯片之间，需要持续搬运大量数据。一个连接方案的价值，要放在带宽、距离、功耗、封装空间和可维护性中一起判断。

近期最值得关注的一步，是评估条件的变化。Avicena 在 2026 年 8 月 18 日宣布开始交付 1 Tbps LightBundle 评估套件。根据公司公告，这意味着合作方可以在自己的实验室评估链路；它本身并不说明这类连接已经在数据中心规模部署。交付公告

要理解这一步的意义，可以先从带宽的构成开始。

“宽而慢”如何获得高带宽

把所有有效通道的速率相加，就得到了聚合原始速率。对于相同速率的通道，可以写成：

聚合原始速率 = 有效数据通道数 × 每通道速率。

例如，8 条 100 Gb/s 通道和 400 条 2 Gb/s 通道，算术上都对应 800 Gb/s。后者把单通道的速度要求分摊给更多并行通道，这就是 wide-and-slow，即“宽而慢”。这里的“慢”是相对于高速串行通道而言。

原创示意：通道数量示意不按比例。8 × 100 与 400 × 2 只是等速率算例，不代表两个已测产品，也不表示两者功耗相等。

这个乘法只算原始比特率。协议开销、纠错编码、备用通道和接口限制，都会影响应用最终拿到的有效吞吐量。因此，看到“1 Tbps”，还需要继续追问它对应哪一个接口、哪些通道，以及什么工作条件。

更多通道也会带来更多连接、对准、同步和测试工作。“宽而慢”要成立，节省下来的高速电路开销，必须足以补偿这些新增成本。这正是值得研究的工程权衡。

为什么用 MicroLED

MicroLED 的小尺寸和阵列化形式适合组织大量发光通道；直接调制则是通过改变驱动电流，让光强携带数据。围绕这条思路，Microsoft 的 MOSAIC 将 MicroLED、成像光纤和模拟收发电路组合成一条并行光链路。Microsoft Research

从工程分工看，完整路径包括驱动器、发射阵列、耦合光学、传输介质、探测器阵列和接收电路。LED 上发出的光，只有一部分会到达接收器；能否正确读出数据，还取决于噪声、串扰和时序。

所以，“光源效率高”和“链路效率高”之间隔着一整套系统。显示领域积累的阵列制造、均匀性和可靠性经验很有价值，通信还要求把这些能力放到误码率、接收裕量和链路预算中重新评价。

当前进展应该怎样读

首轮阅读，我建议先抓住三个时间点。

时间与证据	已公开的进展	阅读时保留的边界
2025 年，Microsoft MOSAIC 论文	原型硬件包含 100 个通道；§7.1 的传输实验每次手工接线测试其中 25 个，包含每通道 2 Gb/s、20 m 的条件	100 个硬件通道不等于 100 路同时传输实测；800 Gb/s 以上及更长距离的扩展分析也不能当作同一原型实测
2026 年 3 月，Avicena 发布公告	发布 ASIC 收发器评估平台，公布 512 Gb/s 演示配置，以及 BER、串扰、链路预算等评价能力	发布公告中的展示配置与后续目标需要分别记录
2026 年 8 月，Avicena 交付公告	宣布交付 1 Tbps 级 eKit；最多 335 条数据通道，每条最高 3 Gb/s	公司称其为聚合原始吞吐量；未据此证明规模量产、部署数量或端到端成本优势

来源：MOSAIC 论文、3 月评估平台公告、8 月交付公告。企业公告反映企业披露，独立复现和客户运行数据仍需要另外寻找。

我的判断是：这条路线已经提供了更具体的工程评价入口。接下来更有价值的证据，会是不同实验室能否在相同条件下复现结果，以及温度、弯折、老化和通道故障出现时，系统表现怎样变化。

五个问题，判断一条链路是否值得采用

第一，距离和使用场景是什么？ 芯片封装内、板间和机架间，对布线、连接器、维修方式的要求不同。AI scale-up 通常关注紧密协作的加速器之间的连接；它不能代表所有数据中心网络。先画清端点和物理距离，再比较方案。

第二，带宽在哪个位置计算？ 发光通道数、有效通道数、备用通道数需要分开。除了原始速率，还应看有效吞吐量，以及带宽密度是按芯片边缘长度、面积，还是整个连接器计算。

第三，每比特能耗包括哪些部分？ Avicena 在 2025 年 11 月披露的 80 fJ/bit 对应每颗 LED 的发射端指标。完整链路还要计算接收电路、驱动及接口等相关功耗；这个数字不能直接与另一产品的端到端 pJ/bit 比较。原始公告

作为一个纯算术例子：若某套完整收发链路实测耗电 1 W，并以 1 Tb/s 持续传输，其能耗就是 1 pJ/bit。这不是对上述套件功耗的描述。真正比较时，还需要固定温度、误码率要求、链路长度和功耗计入范围。

第四，最差通道表现如何？ 平均亮度或平均 BER 很容易掩盖阵列尾部问题。我更希望看到全通道分布、邻近通道同时工作的串扰，以及失效通道如何被检测和替换。

第五，怎样制造、测试和维修？ 一条实验链路可以依靠精细调整得到好结果；产品需要在批次波动、装配误差和运行环境变化下持续工作。对准容差、测试时间、连接器重复插拔和返修路径，最终都会进入成本。

这五个问题也解释了为什么 MicroLED 与 CPO 不能直接画等号。MicroLED 描述光源与相应链路路线，CPO 描述光学组件与计算或交换芯片的封装关系。一条 MicroLED 链路也可以采用其他封装形式。Avicena 的公开材料就列出了 CPO、板上光学和可插拔模块等形式。封装适配说明

我会从哪里继续研究

我最感兴趣的是评价方法如何跟上架构变化：怎样把单颗器件的光、电、热特性，转换成整个阵列的误码率、裕量和良率判断。

对有 MicroLED、封装或测试背景的工程师，一个可以开始的小项目，是做一张可复核的公开证据表。每条结果只记录六项：来源、日期、通道数、距离、BER，以及功耗计入范围。缺失项保留为空。再据此列出一次评价实验需要固定的条件和采集的数据。

这张表既能帮助识别不同报告中的口径差异，也能逐步形成自己的技术判断。等我们谈到产业机会时，才知道哪一类能力真正缺少公开证据，哪些问题值得投入时间。

第二篇已展开其中的光学难题：MicroLED 的光为什么难以送进正确通道：耦合效率、串扰与装配容差。从透镜方向图到最差通道，具体讨论解决路径与验证方法。

如果你正在评估类似技术，最希望先看到哪一种实测数据？欢迎通过页脚的联系方式与我交流。